



دانشکده مهندسی کامپیوتر

بسمه تعالی
طراحی خودکار مدارهای دیجیتال
نیمسال دوم ۱۳۹۴
پروژه سوم



دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

این فاز چهار پروژه مجزا و مستقل تعریف شده است که هر گروه از دانشجویان (هر گروه دو نفر) یک پروژه را پیاده‌سازی می‌کنند. شرح هر پروژه در ادامه ذکر گردیده است. این فاز در سه مرحله انجام خواهد شد.

مرحله اول: انتخاب اولویت‌بندی تا تاریخ ۱۳۹۵/۳/۵

در این مرحله هر گروه از دانشجویان با ارسال یک ایمیل (به آدرس pmahmoody@gmail.com) اسامی اعضای گروه را اعلام می‌کنند و همچنین اولویت انجام هر چهار پروژه را مشخص می‌کنند (افرادی که سریع‌تر اعلام کنند در اولویت هستند).

مرحله دوم: پیاده‌سازی بخش سخت‌افزاری تا تاریخ ۱۳۹۵/۳/۱۸

فایل پروژه شامل کدهای بخش سخت‌افزاری، Test bench و شبیه‌سازی را ارسال می‌کنند (نیازی به گزارش کتبی در این فاز نیست).

مرحله سوم: پیاده‌سازی کامل تا تاریخ ۱۳۹۵/۴/۷

فایل پروژه شامل کدهای بخش سخت‌افزاری، نرم‌افزاری، Test bench، شبیه‌سازی و گزارش کتبی را ارسال می‌کنند. لازم به ذکر است زمان ارائه حضوری متعاقبا اعلام خواهد شد.

در صورت وجود هر گونه ابهام در صورت پروژه ها و یا عملکرد این سیستم‌ها، می‌توانید با ارسال ایمیل یا مراجعه حضوری به آزمایشگاه دکتر صاحب الزمانی توضیحات تکمیلی را دریافت کنید.



پروژه A:


در طراحی زمانبند سخت‌افزاری در بیشتر موارد با استفاده از یک صف که براساس اولویت وظایف مرتب شده است، عمل زمانبندی را انجام می‌دهند به گونه‌ای که در هر زمان که یک منبع بی‌کار می‌شود، وظیفه‌ای که در ابتدای صف است، توسط زمانبند برای اجرا انتخاب می‌شود.

در اینجا یک زمانبند سخت‌افزاری قابل‌بازپیکربندی آورده شده است که در این زمانبند از یک ثبات انتقال^۱ برای نگهداری وظایف آماده به صورت مرتب شده براساس اولویت آن‌ها استفاده می‌شود. در هنگام ورود هر وظیفه‌ی جدید به صف، تمام وظایفی که از قبل داخل صف می‌باشند با استفاده از یک مقایسه‌کننده‌ی محلی اولویت خود را با وظیفه‌ی جدید که می‌خواهد وارد شود مقایسه می‌کند و در صورتی که اولویت آن کمتر باشد به سمت انتهای صف یک بار جابه‌جا می‌شود و اگر اولویت آن بیشتر باشد بدون جابه‌جایی باقی می‌ماند. در انتها، یک خانه‌ی خالی در صف ایجاد می‌شود و وظیفه‌ای که قصد ورود به صف را داشت وارد آن خانه‌ی خالی می‌شود.


سازوکار فوق‌باعت می‌شود که وظایف موجود در صف همواره براساس اولویت آن‌ها مرتب بوده و وظیفه‌ی با اولویت بیشتر همیشه در ابتدای صف باشد. در هر زمانی که سیستم‌عامل از زمانبند تقاضای انتخاب وظیفه‌ی بعدی را کند، زمانبند وظیفه‌ای که در ابتدای صف است را بدون نیاز به انجام کار اضافی به سیستم‌عامل معرفی می‌کند. در این کار عمل ورود وظیفه به صف و همچنین انتخاب یک وظیفه برای اجرا با تعداد کمی پالس ساعت انجام می‌شود.

در شکل ۱ به صورت کلی یک زمانبند سخت‌افزاری مطابق توضیحات بالا را نشان می‌دهد و در شکل ۲ ساختار داخلی یک Shift Reg Block را نشان می‌دهد.

¹ Shift register



شکل ۱



شکل ۲



بسمه تعالی
طراحی خودکار مدارهای دیجیتال
نیمسال دوم ۱۳۹۴
پروژه‌ی سوم



دانشکده مهندسی کامپیوتر

دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

در این پروژه شما باید صف مذکور را در بخش سخت‌افزاری پیاده‌سازی کرده و در بخش نرم‌افزاری یک مدیریت ساده با دستورهای ارسال وظیفه به صف و گرفتن وظیفه با اولویت بالاتر از صف را انجام دهید. نرم‌افزار باید طبق جدول زیر وظایف را ارسال و دریافت کند. مراحل زیر با فواصل زمانی کافی انجام می‌گیرند.

۱. وظیفه‌ی A به صف ارسال شود.
۲. وظیفه‌ی بعد از صف گرفته شود.
۳. وظیفه‌ی B به صف ارسال شود.
۴. وظیفه‌ی C به صف ارسال شود.
۵. وظیفه‌ی بعد از صف گرفته شود.
۶. وظیفه‌ی D به صف ارسال شود.
۷. وظیفه‌ی بعد از صف گرفته شود.
۸. وظیفه‌ی بعد از صف گرفته شود.

اولویت	وظیفه
5	A
3	B
5	C
1	D



پروژه B:

همان طور که پیش تر ذکر شد در طراحی زمانبند سخت افزاری در بیشتر موارد با استفاده از یک صف که براساس اولویت وظایف مرتب شده است، عمل زمانبندی را انجام می دهند به گونه ای که در هر زمان که یک منبع بی کار می شود، وظایفی که در ابتدای صف می باشد توسط زمانبند برای اجرا انتخاب می شود. در ادامه ما یک مدل دیگر از این زمان بندها را معرفی می کنیم.

مشابه پروژه A در اینجا هم یک زمانبند سخت افزاری قابل بازپیکربندی آورده شده است که در این زمانبند از یک ثبات انتقال^۲ برای نگهداری وظایف آماده به صورت مرتب شده براساس اولویت آن ها استفاده می شود. در این زمانبند بر پایه زمانبند قبلی مدلی برای صف اولویت ارائه شده است که در آن مقایسه کننده ها و ثبات های محلی که در پروژه A برای اتخاذ تصمیمات به صورت محلی استفاده می گردید حذف شده است و یک پرچم در هر خانه از صف برای این که نشان دهد آن خانه خالی است قرار داده شده است. همچنین به هر وظیفه داخل سیستم یک شناسه اختصاص داده شده است و وظایف داخل صف با آن شناسه شناسایی می شوند. اطلاعات مربوط به زمانبندی در حافظه ای جداگانه نگهداری می شود که فقط در تحت کنترل زمانبند است. یک کنترل کننده مرکزی وظیفه کنترل صف را برعهده گرفته است. به این صورت که در زمان ورود هر وظیفه، اطلاعات مربوط به زمانبندی آن وظیفه را از حافظه می گیرد و سپس به صورت خطی یا دودویی شروع به جستجو در صف می کند تا مکان مناسب برای وظیفه جدید را پیدا کند. بعد از یافتن مکان مناسب برای وظیفه مذکور، یک فرمان به وظایف داخل صف می دهد تا آن ها با جابه جایی مکان مورد نظر را خالی کنند. سپس وظیفه مذکور در مکان خود قرار می گیرد. وظیفه ای که در ابتدای صف قرار دارد همواره دارای اولویت بالاتر می باشد و به محض نیاز می تواند برای اجرا انتخاب شود. در این مدل امکان حذف وظایف از میان صف نیز وجود دارد، به این صورت که کنترل کننده مرکزی فرمان لازم برای حذف وظیفه مورد نظر و جابه جایی سایر وظایف را صادر می کند.

² Shift register



سازوکار فوق باعث می‌شود که وظایف موجود در صف همواره براساس اولویت آن‌ها مرتب بوده و وظیفه‌ی با اولویت بیشتر همیشه در ابتدای صف باشد. در هر زمانی که سیستم‌عامل از زمانبند تقاضای انتخاب وظیفه‌ی بعدی را کند، زمانبند وظیفه‌ای که در ابتدای صف است را بدون نیاز به انجام کار اضافی به سیستم‌عامل معرفی می‌کند. در این کار عمل ورود وظیفه به صف و همچنین انتخاب یک وظیفه برای اجرا با تعداد کمی پالس ساعت انجام می‌شود.

شکل ۳ به صورت کلی یک زمانبند سخت‌افزاری مطابق توضیحات بالا را نشان می‌دهد و در شکل ۴ ساختار داخلی یک Shift Reg Block را نشان می‌دهد.




Fig. 4. Basic SR task queue.




Fig. 5. BSR task queue block.

شکل ۴

در این پروژه شما باید صف مذکور را در بخش سخت‌افزاری پیاده‌سازی کرده و در بخش نرم‌افزاری یک مدیریت ساده با دستورهای ارسال وظیفه به صف و گرفتن وظیفه با اولویت بالاتر از صف را انجام دهید. نرم‌افزار باید طبق جدول زیر وظایف را ارسال و دریافت کند. مراحل زیر با فواصل زمانی کافی انجام می‌گیرند.

۱. وظیفه‌ی A به صف ارسال شود.
۲. وظیفه‌ی بعد از صف گرفته شود.
۳. وظیفه‌ی B به صف ارسال شود.
۴. وظیفه‌ی C به صف ارسال شود.
۵. وظیفه‌ی C از صف حذف شود.
۶. وظیفه‌ی D به صف ارسال شود.
۷. وظیفه‌ی بعد از صف گرفته شود.
۸. وظیفه‌ی بعد از صف گرفته شود.



دانشکده مهندسی کامپیوتر

بسمه تعالی
طراحی خودکار مدارهای دیجیتال
نیمسال دوم ۱۳۹۴
پروژه سوم



دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

اولویت	وظیفه
5	A
3	B
5	C
1	D



پروژه C:

همان طور که پیش‌تر ذکر شد در طراحی زمانبند سخت‌افزاری در بیشتر موارد با استفاده از یک صف که براساس اولویت وظایف مرتب شده است، عمل زمانبندی را انجام می‌دهند به گونه‌ای که در هر زمان که یک منبع بی‌کار می‌شود، وظایفی که در ابتدای صف می‌باشد توسط زمانبند برای اجرا انتخاب می‌شود. در ادامه ما یک مدل دیگر از این زمان‌بندها را معرفی می‌کنیم.

مشابه پروژه‌های A و B در اینجا هم یک زمانبند سخت‌افزاری قابل‌بازپیکربندی آورده شده است که در این زمانبند از یک ثبات انتقال^۳ برای نگهداری وظایف آماده به صورت مرتب شده براساس اولویت آن‌ها استفاده می‌شود. در این زمانبند بر پایه زمانبند B، مدلی برای صف اولویت ارائه شده است. با این تفاوت که در این زمانبند از صف فقط برای وظایف آماده استفاده نمی‌شود بلکه برای وظایف متوقف شده (آن‌هایی که بدلیل آماده نبودن یک منبع یا داده موقتاً قادر به ادامه کار نیستند) هم استفاده می‌شود. برای این منظور به هر خانه از صف یک پرچم برای این که مشخص شود کدام وظیفه آماده است یا خیر اضافه شده است.

سازوکار فوق باعث می‌شود که وظایف موجود در صف همواره براساس اولویت آن‌ها مرتب بوده و وظیفه‌ی با اولویت بیشتر همیشه در ابتدای صف باشد ولی به دلیل آن که بعضی از وظایف داخل صف آماده‌ی اجرا نیستند، در هر زمانی که سیستم‌عامل از زمانبند تقاضای انتخاب وظیفه‌ی بعدی را کند، زمانبند با استفاده از یک Priority Encoder وظیفه با اولویت بالاتر که بیت Ready آن یک است را به سیستم‌عامل معرفی می‌کند. در این کار عمل ورود وظیفه به صف و همچنین انتخاب یک وظیفه برای اجرا با تعداد کمی پالس ساعت انجام می‌شود.

در شکل ۵ به صورت کلی یک زمانبند سخت‌افزاری مطابق توضیحات بالا را نشان می‌دهد و در شکل ۶ ساختار داخلی یک Shift Reg Block را نشان می‌دهد.

³ Shift register




Fig. 7. Advanced SR task queue model.

شکل ۵




Fig. 8. Advanced SR task queue block.

شکل ۶

در این پروژه شما باید صف مذکور را در بخش سخت‌افزاری پیاده‌سازی کرده و در بخش نرم‌افزاری یک مدیریت ساده با دستورهای ارسال وظیفه به صف و گرفتن وظیفه با اولویت بالاتر از صف را انجام دهید. نرم‌افزار باید طبق جدول زیر وظایف را ارسال و دریافت کند. مراحل زیر با فواصل زمانی کافی انجام می‌گیرند.

۱. وظیفه‌ی A به صف ارسال شود.
۲. وظیفه‌ی بعد از صف گرفته شود.
۳. وظیفه‌ی B به صف ارسال شود.
۴. وظیفه‌ی A معلق می‌شود و به صف باز می‌گردد.
۵. وظیفه‌ی C به صف ارسال شود.
۶. وظیفه‌ی C از صف حذف شود.
۷. وظیفه‌ی D به صف ارسال شود.
۸. وظیفه‌ی بعد از صف گرفته شود.



دانشکده مهندسی کامپیوتر

بسمه تعالی
طراحی خودکار مدارهای دیجیتال
نیمسال دوم ۱۳۹۴
پروژه‌ی سوم



دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

اولویت	وظیفه
5	A
3	B
5	C
1	D

در صورت نیاز به توضیح بیشتر در مورد پروژه A، B و C به مقاله زیر مراجعه کنید.

Y. Tang and N. W. Bergmann, "A hardware scheduler based on task queues for FPGA-based embedded real-time systems," *IEEE Trans. Comput.*, vol. 64, no. 5, pp. 1254–1267, 2015.




پروژه D:

یکی از مهم‌ترین چالش‌های زمانبندی وظایف بر روی FPGA وابستگی عمل‌کرد سیستم‌های زمانبندی به الگوریتم‌های جایابی است. در زمانبندی برای اتخاذ تصمیمات زمانبندی نیازمندیم بدانیم که FPGA مورد نظر برای کدام یک از وظایفی که در هر لحظه در صف موجود است فضای کافی دارد.

برای این کار در این جا ما فرض می‌کنیم که لیستی از وظایفی که در FPGA موجود است در نرم‌افزار داریم و ابتدا یک سری نقاط که حدس می‌زنیم برای قرار دادن وظیفه‌ی جدید مناسب باشد را در نظر می‌گیریم (برای مثال نقاطی در لبه‌ی وظایف موجود در FPGA) سپس با کمک سخت‌افزار چک می‌کنیم که آیا آن نقاط با وظایف موجود در FPGA تداخل دارند یا خیر. در بخش سخت‌افزاری با پیاده‌سازی تعدادی مقایسه کننده مشخص می‌کنیم که نقطه مناسب است یا خیر.

برای مثال فرض کنید مطابق شکل زیر سه وظیفه‌ی m ، k و i هم اکنون در FPGA موجود هستند اگر بخواهیم بدانیم که آیا مکان در نظر گرفته شده برای وظیفه‌ی j مناسب است یا خیر باید آن را تک تک با وظایف m ، k و i مقایسه و مشخص کنیم که تداخلی وجود دارد یا خیر. معادله ۱ چک می‌کند که آیا وظیفه‌ی j با وظیفه‌ی k تداخل دارد یا خیر. در صورتی که حداقل یکی از شرط‌های معادله ۱ برقرار باشد این به این معنی است که تداخلی وجود ندارد. مثلاً اگر شرط $y_k + h_k < y_j$ برقرار باشد یعنی وظیفه‌ی j کاملاً بالای وظیفه‌ی k است.





$$\begin{cases} x_k + w_k < x_j \\ y_k + h_k < y_j \\ x_k - w_j > x_j \\ y_k - h_j > y_j \end{cases} (1)$$

$$\begin{cases} x_m + w_m < x_j \\ y_m + h_m < y_j \\ x_m - w_j > x_j \\ y_m - h_j > y_j \end{cases} (2)$$

$$\begin{cases} x_i + w_i < x_j \\ y_i + h_i < y_j \\ x_i - w_j > x_j \\ y_i - h_j > y_j \end{cases} (3)$$

فرض کنید حداکثر هشت وظیفه می تواند در FPGA وجود داشته باشد و با توجه به شکل زیر سخت افزار لازم را پیاده سازی کنید.

