

# Embedded Systems and Hardware/Software Codesign

مرتضى صاحب الزماني

## انواع طراحی سیستم دیجیتال بزرگ

- پیاده‌سازی نرم‌افزاری:

◀ اجرای برنامه کاربردی با پردازنده نهفته و  
برنامه سطح بالا روی آن

- پیاده‌سازی سخت‌افزاری:

◀ طراحی سخت‌افزار خاص منظوره

- کد HDL و سنتز و ...

- منابع سخت‌افزاری FPGA (logic blocks،  
Multipliers، ...)

# انواع طراحی سیستم‌های دیجیتال بزرگ

## • تفاوت‌ها:

### ◀ نرم‌افزاری:


- انعطاف بالا
- توصیف الگوریتم به زبان سطح بالا آسان

### ◀ سخت‌افزاری:

- سرعت بالا
- هزینه بالا

# معماری فون نویمان Von Neumann

## • اجرای سریال




$$t_{\text{cycle}} = \text{cycle execution time} \leftarrow$$

> یک دستورالعمل:  $t_{\text{instruction}} = 5 * t_{\text{cycle}}$

> سه دستورالعمل:  $15 * t_{\text{cycle}}$

## Pipelined execution



## • Pipelining:

• یک دستورالعمل:  $t_{\text{instruction}} = 5 * t_{\text{cycle}}$

• سه دستورالعمل:  $7 * t_{\text{cycle}}$  در حالت ایده آل

•  $\leftarrow$  throughput بالاتر

• با وجود بهبودهای خط لوله و حافظه نهان و ...، هنوز ماهیت معماری فون نویمان اجرای سریال است.

# پیاده‌سازی سخت‌افزاری

- مقایسه پیاده‌سازی سخت‌افزاری و نرم‌افزاری:

## نرم‌افزاری:

```
if (a < b) then
{
    d = a+b;
    c = a*b;
}
else
{
    d = a+1;
    c = b-1;
}
```


- حداقل ۳ دستور

- زمان اجرا:  $3 * t_{instruction}$

## سخت‌افزاری:

- اجرای موازی

- زمان اجرا:  $t_{clock}$  : تأخیر بلندترین مسیر از ورودی تا خروجی



# انواع طراحی سیستم‌های دیجیتال بزرگ

• روش سوم:

◀ استفاده از مزایای هر دو:

- پیاده‌سازی بخش‌های غیربحرانی با نرم‌افزار (کنترل هزینه)

- پیاده‌سازی بخش‌های بحرانی روی سخت‌افزار

# انواع طراحی سیستم‌های دیجیتال بزرگ


• ← طراحی توامان

◀ افراز (partitioning)

- تحلیل زمانی + تحلیل هزینه + تحلیل توان مصرفی

- سعی و خطا ← بهترین افراز

# JPEG Encoder






# JPEG Encoder

:Profiling •

Linux در gprof ◀

۱۱٪ خواندن تصویر

۸۹٪ کد کردن



# جریان طراحی توأمان

تصمیم‌های اولیه

- افراز
- انتخاب زبان نرم‌افزاری
- انتخاب زبان توصیف سخت‌افزار



تعیین برد و/یا تراشه **FPGA**



جریان طراحی نرم‌افزار      جریان طراحی سخت‌افزار

# جریان طراحی

- انتخاب برد:

- ◀ بردهای توسعه در فهرست

- مشخصات کامل (نوع تراشه **FPGA** + امکانات ارتباطی + تراشه‌های جانبی + اتصال پین‌ها) موجود است

- ◀ برد خودتان:

- مشخصات را بدهید

- به هر حال نوع تراشه مشخص می‌شود.

# جریان طراحی توأمان

## جریان طراحی سخت‌افزار

تعیین پردازنده و پیکربندی آن

افزودن وسایل جانبی و هسته‌های  
سخت‌افزاری

انتخاب نوع ارتباط وسایل جانبی با پردازنده

مجموع‌سازی بخش‌های سخت‌افزاری

سنتز، جایابی، و مسیریابی

تولید دنباله بیتی

انتقال به FPGA

## جریان طراحی نرم‌افزار

ایجاد پروژه نرم‌افزار

توسعه نرم‌افزار

کامپایل و لینک

انتقال برنامه به  
حافظه

◀ جریان نرم‌افزار مستقل از جریان سخت‌افزار نیست.

- نوع پردازنده، پیکربندی آن، نحوه ارتباط نرم‌افزار با سخت‌افزار

# جریان طراحی سخت افزار

• تعیین پردازنده:

◀ پردازنده سخت:

- سریع، مساحت کمتر، توان مصرفی کم
- عدم نیاز به استفاده از Logic Block ها
- یکی یا بیشتر

ARM Cortex-

PowerPC-

◀ پردازنده نرم

# جریان طراحی سخت افزار

• تعیین پردازنده:

## پردازنده نرم

– (Xilinx) PicoBlaze

– (Xilinx) MicroBlaze

– (Altera) NIOS II

– (Open Cores) OR1200 (متن باز)

– اگر تراشه دارای هسته سخت دارد، استفاده از نرم توجیه  
چندانی ندارد)

– انعطاف پذیری بالا (پیکربندی و تنظیم پارامترها بسته به  
کاربرد)

– مثال: استفاده از PicoBlaze ۸ بیتی بجای پردازنده قوی

– مجموعه دستورالعملها

– عمق خط لوله دستورالعملها

– ....

# جریان طراحی سخت افزار

- پیکربندی پردازنده:

- ◀ فرکانس ساعت
- ◀ پهنای باس داده و آدرس
- ◀ اندازه حافظه نهان داده و دستورالعمل
- ◀ نوع گذرگاه ارتباطی
- ◀ خصوصیات **Reset** (مثبت یا منفی)
- ◀ **FPU**؟ و تنظیمات آن
- ◀ ...

# افزودن وسایل جانبی و هسته‌های سخت‌افزاری

## • سخت‌افزار جانبی:

1. انتخاب بلوک‌های IP آماده در کتابخانه ابزار و  
پیکربندی آن

- کنترلر حافظه (پیکربندی مشخصات حافظه)
- مدار UART (تنظیم نرخ ارسال/دریافت داده، اندازه داده و نوع توازن)
- FIFO با ابعاد مشخص

2. خرید IP از شرکت‌های طراح


3. طراحی مستقل بلوک (در ابزار نیست و خرید مقرون به صرفه نیست)

- توصیف با VHDL یا Verilog

- سنتز و ...



# Xilinx Core Generator



# انتخاب نوع ارتباط وسایل جانبی با پردازنده

• دو نوع:


◀ ارتباط نقطه به نقطه

◀ گذرگاه (bus)

# انتخاب نوع ارتباط وسایل جانبی

- ارتباط نقطه به نقطه


- داده‌ها: به صورت دنباله
- نمونه: **FSL** (شرکت **LogiCore**)
- ارتباط مبتنی بر **FIFO**



# انتخاب نوع ارتباط وسایل جانبی

## • گذرگاه (bus)


- چند سخت افزار جانبی با اتصالات مشترک
- درخواست استفاده از گذرگاه توسط داور بررسی (پذیرفته یا رد) می شود



# انتخاب نوع ارتباط وسایل جانبی

## • گذرگاه (bus)

- دو گذرگاه با سرعت‌های مختلف: سریع‌ها روی گذرگاه سیستم (حافظه‌ها و ....) کنندها روی گذرگاه جانبی (GPIO، RS232)



# انواع گذرگاه

## • گزینه‌ها:

◀ تفاوت در کارایی و هزینه سخت‌افزاری (LEها)

◀ **PLB (Xilinx)** از کتابخانه **CoreConnect**

برای ارتباط وسایل جانبی سریع

- هنوز در ابزارها موجود است

- داده ۱۲۸ بیتی

- هزینه بالا

# انواع گذرگاه

## • گزینه‌ها:

◀ **AXI (Xilinx)** مبتنی بر **AMBA** (شرکت **ARM**)

◀ برای ارتباط وسایل جانبی سریع (مانند حافظه و اترنت)

- برای حافظه داخلی **FPGA** از **LMB** استفاده می‌شود.

- در ابزارهای جدیدتر

- **AXI-Lite** برای وسایل جانبی کندتر (**UART** یا صفحه کلید)

# انواع گذرگاه

• گزینه‌ها:

◀ **(Altera) Avalon**

– **Avalon-ST**: نقطه به نقطه

– **Avalon-MM**: گذرگاه مشترک

◀ **(SiliCore) Wishbone**

– متن باز ← قابل تغییر

• طراح انتخاب می‌کند – ابزار سخت‌افزار ایجاد می‌کند



# مجتمع سازی بخش های سخت افزار

- **مجتمع سازی**

- ◀ پردازنده (ها)

- ◀ سیستم ارتباطی

- ◀ سخت افزارهای جانبی و حافظه ها

- **تولید دنباله بیتی**

- **Export به محیط نرم افزار:**

- ◀ ارسال مشخصات hardware platform

# جریان توصیف نرم افزار

## • مراحل

◀ ایجاد پروژه (C یا C++)

◀ برنامه نویسی

- معمولا ویرایش الگوهای موجود

◀ ارتباط با سخت افزار به کمک API ها

◀ اشکال زدایی

◀ انتقال برنامه به حافظه

- داخلی FPGA یا خارجی (اگر جا نشد)

# نکات متفرقه

سیستم چندپردازنده‌ای

پیاده‌سازی

➤ سیستم پایه

➤ سیستم عامل:

- حافظه مجازی

- مدیریت پردازش چندنخی

- ....

- مثال: سیستم عامل لینوکس روی **FPGA** ← امکان

اجرای انواع نرم‌افزارهای موجود

- سربار زیاد (سیکل اضافه پردازنده، حافظه، توان)

- ← فقط وقتی که لازم است