

# بهینه سازی سرعت

## بهینه سازی سرعت در توصیف

### • مزایای بهینه سازی سرعت در کد RTL:

- ☐ استفاده مجدد از پودمان بهینه سازی شده در جای دیگر
- ☐ زمان کوتاه تر اجرای ابزارها
- ☐ آسیب ندیدن با ارتقای ابزار به نسخه جدید

# روش های بهینه سازی


## • روش های بهینه سازی در کد RTL

- ☐ کدنویسی با توجه به رفتار ابزار (نتیجه سنتز)
- ☐ Pipelining (خط لوله گذاری)
- ☐ Retiming (باززمانبندی)
- ☐ Proper partitioning

# کدنویسی با توجه به رفتار ابزار

If-then-else تودرتو: ☐

– انتخاب مناسب سیگنال ها با توجه به زمان رسیدنشان





```
if (X > 7) then
  ZOUT <= A ;
elsif (Y > 13) then
  ZOUT <= B ;
else
  ZOUT <= C ;
end if ;
```

# کدنویسی با توجه به رفتار ابزار

□ برای شرط های پوشا، case: n:1 MUX ← سریع تر

```
if (X > 13) then  
  ZOUT <= A ;  
elsif (X < 13) then  
  ZOUT <= B ;  
else  
  ZOUT <= C ;  
end if ;
```

```
case X is  
  when 0 to 12 =>  
    ZOUT <= B ;  
  when 12 =>  
    ZOUT <= C ;  
  when others =>  
    OUT <= A ;  
end case ;
```



# کدنویسی با توجه به رفتار ابزار

## □ انتخاب مناسب کدهای حالت در FSM



- طراحی به صورت مدودف
- ← آماده شدن خروجی تقریباً همزمان با تغییر حالت
- one-hot کد
- مدارهای ترکیبی کوچک ← تأخیر بین FFها: کم ← فرکانس کلاک بالاتر

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3);  
signal STATE, NEXT_STATE : STATE_T;  
  
attribute fsm_encoding : string;  
attribute fsm_encoding of STATE : signal is "one-hot";
```

# Pipelining

• ایده اصلی:

□ عملیات datapath بزرگی را که در یک سیکل ساعت انجام می شود به چند عمل کوچک که در چند سیکل انجام می شوند تقسیم کنیم:



# Pipelining

- تحلیل زمانی:

□  $f$  سه برابر می شود

– دقیقاً سه برابر؟

□ Throughput سه برابر می شود اما خروجی ها سه کلاک دیرتر حاضر می شوند:

- Latency:

- Number of clock cycles from the first valid input till the corresponding result available on the output of the pipeline.

- Throughput:

- A measure of how often the pipeline produces the valid output.



# Pipelining

- هزینه افزودن رجیسترها:

□ بیشتر FPGAها مشکلی ندارند اما در CPLDها pipeline کمتر به کار می رود.


□ CPLDها در یک سطح از آرایه منطقی، عملیات زیادی را می توانند انجام دهند

**ANIMATION EXAMPLE,  
taken from:**


## **A Systolic FFT Architecture for Real Time FPGA Systems**


**Preston Jackson, Cy Chan, Charles Rader,  
Jonathan Scalera, and Michael Vai  
HPEC**

# Example: Baseline Parallel Architecture



# Parallel-Pipelined Architecture





# AMD AM2901

```
library ieee;
use ieee.std_logic_1164.all;
use work.numeric_std.all;
use work.am2901_comps.all;
entity am2901 is port(
  clk, rst: in std_logic;
  a, b: in unsigned(3 downto 0); -- address inputs
  d: in unsigned(3 downto 0); -- direct data
  i: in std_logic_vector(8 downto 0); -- micro instruction
  c_n: in std_logic; -- carry in
  oe: in std_logic; -- output enable
  ram0, ram3: inout std_logic; -- shift lines to ram
  qs0, qs3: inout std_logic; -- shift lines to q
  y: buffer unsigned(3 downto 0); -- data outputs (3-state)
  g_bar, p_bar: buffer std_logic; -- carry generate, propagate
  ovr: buffer std_logic; -- overflow
  c_n4: buffer std_logic; -- carry out
  f_0: buffer std_logic; -- f = 0
  f3: buffer std_logic; -- f(3) w/o 3-state
end am2901;
```

architecture am2901 of am2901 is

alias dest\_ctl: std\_logic\_vector(2 downto 0) is i(8 downto 6);

alias alu\_ctl: std\_logic\_vector(2 downto 0) is i(5 downto 3);

alias src\_ctl: std\_logic\_vector(2 downto 0) is i(2 downto 0);

signal ad, bd: unsigned(3 downto 0);

signal q: unsigned(3 downto 0);

signal r, s: unsigned(3 downto 0);

signal **alu\_out**: unsigned(3 downto 0);

begin

--instantiate and connect components

u1: ram\_regs port map(clk => clk, rst => rst, a => a, b => b, **alu\_out** => **alu\_out**,  
dest\_ctl => dest\_ctl, ram0 => ram0, ram3 => ram3,  
ad => ad, bd => bd);

u2: q\_reg port map(clk => clk, rst => rst, **alu\_out** => **alu\_out**, dest\_ctl => dest\_ctl,  
qs0 => qs0, qs3 => qs3, q => q);

u3: src\_op port map(d => d, ad => ad, bd => bd, q => q,  
src\_ctl => src\_ctl, r => r, s => s);

u4: alu port map(r => r, s => s, c\_n => c\_n, alu\_ctl => alu\_ctl,  
**alu\_out** => **alu\_out**, g\_bar => g\_bar, p\_bar => p\_bar,  
c\_n4 => c\_n4, ovr => ovr);


u5: out\_mux port map(ad => ad, **alu\_out** => **alu\_out**, dest\_ctl => dest\_ctl,  
oe => oe, y => y);

--define f\_0 and f3 outputs

f\_0 <= '0' when **alu\_out** = "0000" else 'Z';

f3 <= **alu\_out**(3);

end am2901;



مرتضی



# Pipelined AMD AM2901

```
library ieee;
use ieee.std_logic_1164.all;
use work.numeric_std.all;
use work.am2901_comps.all;
entity am2901 is port(
  clk, rst: in std_logic;
  a, b: in unsigned(3 downto 0); -- address inputs
  d: in unsigned(3 downto 0); -- direct data
  i: in std_logic_vector(8 downto 0); -- micro instruction
  c_n: in std_logic; -- carry in
  oe: in std_logic; -- output enable
  ram0, ram3: inout std_logic; -- shift lines to ram
  qs0, qs3: inout std_logic; -- shift lines to q
  y: buffer unsigned(3 downto 0); -- data outputs (3-state)
  g_bar_q, p_bar_q: buffer std_logic; -- carry generate, propagate
  ovr_q: buffer std_logic; -- overflow
  c_n4_q: buffer std_logic; -- carry out
  f_0: buffer std_logic; -- alu_out = 0
  f3: buffer std_logic; -- alu_out(3) w/o 3-state
end am2901;
```

architecture am2901 of am2901 is

alias dest\_ctl: std\_logic\_vector(2 downto 0) is i(8 downto 6);

alias alu\_ctl: std\_logic\_vector(2 downto 0) is i(5 downto 3);

alias src\_ctl: std\_logic\_vector(2 downto 0) is i(2 downto 0);

signal ad, bd: unsigned(3 downto 0);

signal q: unsigned(3 downto 0);

signal r, s: unsigned(3 downto 0);

signal alu\_out, **alu\_out\_q**: unsigned(3 downto 0);

begin

--instantiate and connect components

u1: ram\_regs port map(clk => clk, rst => rst, a => a, b => b, alu\_out => **alu\_out\_q**,  
dest\_ctl => dest\_ctl, ram0 => ram0, ram3 => ram3,  
ad => ad, bd => bd);

u2: q\_reg port map(clk => clk, rst => rst, alu\_out => **alu\_out\_q**, dest\_ctl => dest\_ctl,  
qs0 => qs0, qs3 => qs3, q => q);

u3: src\_op port map(d => d, ad => ad, bd => bd, q => q,  
src\_ctl => src\_ctl, r => r, s => s);

u4: alu port map(r => r, s => s, c\_n => c\_n, alu\_ctl => alu\_ctl, No change  
alu\_out => alu\_out, g\_bar => g\_bar, p\_bar => p\_bar,  
c\_n4 => c\_n4, ovr => ovr);

u5: out\_mux port map(ad => ad, alu\_out => **alu\_out\_q**, dest\_ctl => dest\_ctl,  
oe => oe, y => y);

--define f\_0 and f3 outputs

f\_0 <= '0' when **alu\_out\_q** = "0000" else 'Z';

f3 <= **alu\_out\_q**(3);

# Pipelined AMD AM2901

```
process (clk)
  if (rising_edge(clk) then
    alu_out_q <= alu_out;
    g_bar_q <= g_bar;
    p_bar_q <= p_bar;
    ovr_q <= ovr;
    c_n4_q <= c_n4;
  end if;
end process;
end am2901;
```

# Retiming (باززمانبندی)

- هدف اصلی:

- ☐ افزایش فرکانس کلاک مدار ترتیبی

- اهداف فرعی:

- ☐ کاهش مساحت

- ☐ کاهش توان مصرفی

# Retiming

• تعریف:

□ جابجایی FF ها در مدار برای بهبود کارایی بدون تغییر latency